10
votes

Y a-t-il un équivalent VHDL à Verilog's @ (*), c'est-à-dire la liste de sensibilité automatique du processus automatique

Il est facile de mettre à jour un processus combinatoire et d'oublier de mettre à jour la liste de sensibilité. Dans Verilog, le @ (*) a été introduit pour dire que la liste de sensibilité est utilisée dans ce processus. Y a-t-il un équivalent dans VHDL?

vhdl

0 commentaires

3 Réponses :

10
votes

J'ai trouvé Ce fil dans comp.lang.vhdl. On dirait que VHDL-2008 ajoute une sensibilité générique avec processus (tout) , mais la prise en charge de l'outil varie.



                                                                    
                                    
                                    
                                        0 commentaires


                        
                                            
                            
                                
                                    3
 votes
                                
                            
                            
                                
                                     Si vous ne pouvez pas utiliser VHDL-2008 pourtant,  SIGASI HDT  peut insérer automatiquement la liste de sensibilité correcte pour vous.                                 

                                                                    
                                    
                                    
                                        0 commentaires
                                        
                                                                                    
                                    
                                                            
                        
                        
                                            
                            
                                
                                    2
 votes
                                
                            
                            
                                
                                     emacs  mode VHDL  peut les mettre à jour trop. C'est ce que j'irai avec.                                 

                                                                    
                                    
                                    
                                        0 commentaires


            
                
		    
                    Articles qui pourrait vous intéresser :
                                            
                            Gamme multidimensionnelle de signaux dans VHDL                        
                        
                                            
                            Programme de dessin des diagrammes de bloc VHDL?                        
                        
                                            
                            Comment partager les définitions de registre et de champ de bits entre un pilote de périphérique et le FPGA informatique informatique                        
                        
                                            
                            VHDL: Comment définir une valeur sur un port inout?